AI와 고성능 컴퓨팅(HPC)의 발전으로 HBM(High Bandwidth Memory)은 GPU와 함께 가장 중요한 AI 반도체 부품 중 하나가 되었다.
HBM은 여러 장의 DRAM 다이를 수직으로 적층해 높은 메모리 대역폭을 구현한다. 하지만 HBM4, HBM4E 그리고 향후 HBM5로 발전하면서 단순히 더 많은 DRAM을 쌓는 것만으로는 충분하지 않다.
적층 수가 증가하면 패키지 두께, 전력 소비, 발열 그리고 내부 인터커넥트 밀도가 동시에 증가하기 때문이다.
특히 DRAM 다이 사이의 연결 피치가 10μm 이하로 줄어들기 시작하면 기존 Micro-bump 기반 접합 기술의 한계가 더욱 뚜렷해진다.
그래서 차세대 HBM 기술에서 가장 많이 언급되는 공정 중 하나가 Cu-Cu Hybrid Bonding이다.
Hybrid Bonding은 솔더 범프 없이 구리 패드와 절연층을 직접 접합하는 기술이다.
이론적으로는 10μm 이하뿐 아니라 5μm, 3μm 그리고 궁극적으로 1μm 이하의 초미세 인터커넥트까지 구현할 수 있다.
하지만 여기서 중요한 점이 있다.
2026년 현재 HBM에 5μm Hybrid Bonding이 이미 대량 적용되고 있다는 의미는 아니다.
HBM4는 여전히 기존 TCB 및 Micro-bump 기반 기술을 사용하고 있으며, Hybrid Bonding의 본격적인 적용은 HBM4E 이후 또는 HBM5 세대가 될 가능성이 높아지고 있다.
그럼에도 불구하고 5μm급 인터커넥트는 차세대 HBM 소재와 공정이 준비해야 하는 중요한 기술적 기준점이 되고 있다.
기존 Micro-bump는 왜 한계에 도달하는가?
현재 HBM에서는 TSV(Through-Silicon Via)를 이용해 여러 장의 DRAM 다이를 수직으로 연결한다.
DRAM 다이 사이에는 미세한 금속 범프가 형성되고, 이를 열과 압력을 이용해 접합하는 Thermo-Compression Bonding 방식이 사용된다.
이 방식은 이미 안정적인 대량 생산 기술이다.
그러나 인터커넥트 피치가 계속 작아지면 여러 문제가 발생한다.
범프 크기를 계속 줄여야 한다
피치가 줄어들면 범프 직경과 높이도 작아져야 한다.
범프가 너무 작아지면 형상 균일도와 접합 신뢰성을 안정적으로 확보하기 어려워진다.
솔더 브리징 위험이 증가한다
인접한 범프 간격이 작아지면서 접합 과정에서 솔더가 옆 범프와 연결되는 Bridging 문제가 발생할 수 있다.
패키지 두께 감소에 한계가 있다
HBM은 정해진 전체 높이 안에서 더 많은 DRAM을 적층해야 한다.
Micro-bump와 접합층 자체도 일정한 두께를 차지하기 때문에 16-High, 20-High와 같은 고적층 구조에서는 부담이 된다.
전기적 저항이 증가할 수 있다
인터커넥트가 작아질수록 저항과 기생 성분을 더욱 정밀하게 관리해야 한다.
열전달 경로가 복잡해진다
HBM 적층 수가 증가하면 내부 다이에서 발생한 열을 외부로 이동시키는 것이 더욱 어려워진다.
이러한 문제 때문에 업계에서는 범프 자체를 제거하는 Bump-less Interconnect 기술을 연구하고 있다.
그 중심에 Cu-Cu Hybrid Bonding이 있다.
Cu-Cu Hybrid Bonding이란?
Hybrid Bonding은 구리와 절연층을 동시에 직접 접합하는 기술이다.
일반적으로 각 웨이퍼 또는 다이 표면에는 미세한 Cu Pad가 형성되고 주변은 SiO₂ 또는 SiCN과 같은 절연 소재로 구성된다.
두 표면을 매우 정밀하게 평탄화한 후 서로 정렬하고 접촉시킨다.
먼저 절연층끼리 접합되고, 이후 열처리를 통해 Cu 패드가 서로 연결된다.
따라서 기존 방식처럼
Cu Pad
→ Solder Bump
→ Cu Pad
형태가 아니라,
Cu
→ Cu
형태로 직접 연결할 수 있다.
이 구조는 솔더 범프를 제거할 수 있기 때문에 인터커넥트 피치를 크게 줄일 수 있다는 장점이 있다.
왜 5μm가 중요한가?
기존 첨단 패키징의 Micro-bump는 일반적으로 수십 μm 수준의 피치에서 사용돼 왔다.
최근 기술은 10μm 수준까지 빠르게 접근하고 있다.
그러나 그보다 더 작은 영역에서는 범프 자체를 형성하고 제어하는 것이 매우 어려워진다.
Hybrid Bonding은 이러한 한계를 넘어설 수 있다.
현재 선단 Hybrid Bonding에서는 약 6μm급 피치가 실제 첨단 로직 제품에 적용되고 있으며, 4.5μm와 3μm급 기술도 개발되고 있다.
연구 단계에서는 이보다 훨씬 작은 수준까지 내려가고 있다.
2026년 imec과 EV Group은 300mm 웨이퍼에서 200nm Cu 인터커넥트 피치의 Wafer-to-Wafer Hybrid Bonding을 시연했다.
이는 Hybrid Bonding 기술 자체가 이미 5μm보다 훨씬 작은 영역까지 확장될 수 있다는 것을 보여준다.
그러나 HBM에서는 단순히 작은 피치를 구현하는 것만으로 충분하지 않다.
높은 수율과 생산성, Known Good Die 관리 그리고 적층 후 신뢰성을 동시에 확보해야 하기 때문이다.
따라서 HBM에서의 5μm급 전환은 단순한 미세화 문제가 아니라 소재·공정·장비 전체가 함께 바뀌어야 하는 변화다.
핵심 소재 1: 초고순도 Cu
Hybrid Bonding의 가장 중요한 소재는 당연히 Cu다.
하지만 일반적인 배선용 구리를 그대로 사용하는 것은 아니다.
Cu 패드의 결정 구조, 결정립 크기, 불순물, 표면 산화 상태와 열팽창 거동이 접합 품질에 직접적인 영향을 미친다.
특히 Cu 표면에 산화막이 존재하면 Cu-Cu 직접 접촉을 방해할 수 있다.
따라서 Hybrid Bonding에서는 다음과 같은 요소가 중요하다.
- 높은 Cu 순도
- 균일한 결정립 구조
- 낮은 표면 산화
- 정밀한 Cu Recess 제어
- 낮은 표면 거칠기
- 우수한 Electromigration 신뢰성
최근에는 일반적인 다결정 Cu뿐 아니라 Nanotwinned Copper도 주목받고 있다.
Nanotwinned Cu는 특정 결정 방향을 정밀하게 제어할 수 있어 낮은 온도에서도 빠른 Cu 확산과 높은 접합 강도를 확보할 가능성이 있다.
HBM의 적층 수가 증가할수록 낮은 Bonding Temperature는 더욱 중요해질 수 있기 때문에 이러한 Cu 소재 연구는 계속 확대될 것으로 예상된다.
핵심 소재 2: SiO₂와 SiCN 절연층
Hybrid Bonding이라는 이름에서 Hybrid가 의미하는 것은 금속과 절연층이 동시에 접합된다는 뜻이다.
Cu 패드 주변에는 절연막이 존재한다.
대표적인 소재가 SiO₂와 SiCN이다.
두 웨이퍼가 처음 접촉할 때 실제로 가장 먼저 결합하는 부분은 절연막이다.
따라서 절연층의 표면 에너지와 표면 화학 특성이 Bonding Yield를 결정한다.
특히 SiCN은 표면 활성화 후 낮은 온도에서도 높은 접합 강도를 확보할 수 있다는 장점 때문에 Hybrid Bonding용 소재로 활발하게 연구되고 있다.
차세대 Hybrid Bonding용 절연재에서는 다음과 같은 특성이 요구된다.
낮은 표면 거칠기
높은 접합 강도
우수한 열안정성
낮은 유전 특성
Cu와의 공정 호환성
CMP 공정 안정성
낮은 수분 흡수
이 때문에 Hybrid Bonding은 단순한 Cu-Cu 접합 기술이 아니라 Cu와 Dielectric 소재를 동시에 최적화하는 기술이라고 볼 수 있다.
핵심 공정 3: CMP
Hybrid Bonding에서 가장 중요한 공정 중 하나가 CMP(Chemical Mechanical Planarization)다.
두 표면이 직접 접합되기 위해서는 매우 높은 수준의 평탄도가 필요하다.
기존 Micro-bump는 범프 자체가 어느 정도의 높이 편차를 흡수할 수 있다.
하지만 Hybrid Bonding에는 이러한 구조가 없다.
표면이 조금만 불균일해도 두 웨이퍼 사이에 미세한 Gap이 발생한다.
특히 Sub-10μm 피치에서는 작은 결함 하나가 여러 개의 Cu Pad 접촉 실패로 이어질 수 있다.
따라서 CMP에서는 다음 항목을 매우 정밀하게 관리해야 한다.
Cu Dishing
Cu Recess
Dielectric Erosion
표면 거칠기
웨이퍼 전체 평탄도
Edge 영역 균일도
CMP Slurry의 입자 크기와 화학 조성 역시 중요하다.
연마 과정에서 발생한 Scratch나 잔류 Slurry Particle은 이후 Hybrid Bonding의 치명적인 결함으로 이어질 수 있다.
핵심 공정 4: Particle Control
Hybrid Bonding에서는 파티클 관리 수준이 기존 패키징보다 훨씬 엄격해진다.
이유는 간단하다.
두 표면 사이에 범프가 없기 때문이다.
웨이퍼 표면에 작은 파티클 하나가 존재하면 그 위치에서 두 표면이 완전히 접촉하지 못한다.
그 결과 Bonding Void가 발생한다.
그리고 하나의 Particle이 실제 Particle 크기보다 훨씬 넓은 Bonding Failure 영역을 만들 수 있다.
5μm 이하 피치에서는 이러한 문제가 더욱 심각해진다.
따라서 Hybrid Bonding용 세정에서는 일반적인 Particle Removal뿐 아니라 다음과 같은 오염을 함께 관리해야 한다.
유기물
금속 이온
CMP 잔류물
Cu Oxide
미세 Particle
Native Oxide 상태
Water Mark
Cleaning Chemistry 자체의 잔류물
결국 차세대 HBM에서는 Cleaning Material과 Wet Chemical의 중요성도 크게 증가하게 된다.
표면 거칠기는 얼마나 중요할까?
Hybrid Bonding에서는 표면이 거의 원자 수준으로 매끄러워야 한다.
일부 첨단 공정에서는 서브나노미터 수준의 표면 거칠기 제어가 요구된다.
표면이 거칠면 실제 접촉 면적이 감소한다.
그 결과 Dielectric Bonding Strength가 떨어지고 Cu 접촉도 불균일해질 수 있다.
따라서 다음 단계가 하나의 연속 공정처럼 관리되어야 한다.
Cu Plating
→ CMP
→ Cleaning
→ Surface Activation
→ Alignment
→ Pre-Bonding
→ Annealing
이 가운데 어느 하나라도 문제가 발생하면 최종 Bonding Yield가 급격히 낮아질 수 있다.
Cu Oxidation은 왜 문제가 되는가?
구리는 공기 중에서 쉽게 산화된다.
하지만 Cu-Cu Bonding에서는 두 금속 표면이 직접 만나야 하기 때문에 산화층은 접합을 방해한다.
그래서 Hybrid Bonding 공정에서는 CMP 이후 Cu 표면을 어떻게 보호할 것인지가 중요한 소재 기술이다.
최근에는 초박막 금속 Passivation을 적용해 Cu 산화를 억제하면서 저온에서 Void-free Hybrid Bonding을 구현하는 방법도 연구되고 있다.
이러한 기술의 목적은 단순하다.
Bonding 직전까지 Cu 표면을 깨끗하게 유지하고,
접합 단계에서는 보호층이 Cu-Cu 접촉을 방해하지 않도록 하는 것이다.
앞으로 5μm 이하의 피치로 내려갈수록 이러한 Surface Chemistry의 중요성은 더욱 커질 것으로 예상된다.
Cu 결정 구조도 달라져야 한다
Cu는 동일한 화학 원소지만 미세구조에 따라 접합 특성이 달라질 수 있다.
특히 Cu의 결정 방향은 원자의 표면 확산 속도에 영향을 준다.
최근 Hybrid Bonding 연구에서 주목받는 소재 가운데 하나가 (111) 방향의 Nanotwinned Cu다.
이 구조에서는 Cu 원자가 상대적으로 빠르게 확산될 수 있어 더 낮은 온도에서 강한 Cu-Cu 접합을 구현할 가능성이 있다.
HBM에서는 높은 온도가 여러 문제를 만들 수 있다.
DRAM 손상
Wafer Warpage
Dielectric Stress
TSV Stress
열팽창 차이에 따른 변형
따라서 Bonding Temperature를 낮출 수 있는 Cu 소재 기술은 차세대 HBM에서 중요한 경쟁력이 될 수 있다.
5μm에서 Alignment가 어려워지는 이유
피치가 40μm일 때와 5μm일 때 요구되는 정렬 정확도는 완전히 다르다.
Cu 패드 크기가 작아질수록 Overlay Error 허용 범위가 급격히 감소한다.
조금만 위치가 어긋나도 두 Cu 패드가 완전히 겹치지 않는다.
따라서 Hybrid Bonding에서는 Bonding Material뿐 아니라 정밀 계측 기술이 함께 발전해야 한다.
필요한 기술에는 다음이 포함된다.
고정밀 Wafer Alignment
Die Placement Accuracy
Wafer Distortion Measurement
Overlay Correction
Thermal Expansion Compensation
Die Warpage Control
특히 HBM에서는 Known Good Die만 선택해 적층해야 하기 때문에 Die-to-Wafer Hybrid Bonding이 중요한 기술 후보가 된다.
하지만 Die-to-Wafer는 Wafer-to-Wafer보다 생산성과 정렬 정밀도를 동시에 확보하기 어렵다는 문제가 있다.
Wafer-to-Wafer와 Die-to-Wafer
Hybrid Bonding은 크게 두 가지 방식으로 구분할 수 있다.
Wafer-to-Wafer
두 장의 웨이퍼 전체를 한 번에 접합한다.
생산성이 높고 매우 미세한 Pitch를 구현하기 유리하다.
하지만 한쪽 웨이퍼에 불량 다이가 많으면 전체 수율에 영향을 줄 수 있다.
Die-to-Wafer
검사를 통과한 Known Good Die를 선택해 웨이퍼 위에 하나씩 접합한다.
HBM이나 고가 AI 칩에는 매우 유리한 방식이다.
하지만 매우 많은 다이를 개별적으로 정렬해야 하기 때문에 장비 생산성이 중요한 문제가 된다.
HBM에서는 메모리 다이 하나의 불량이 전체 스택 손실로 연결될 수 있기 때문에 Die-to-Wafer 방식의 중요성이 특히 높다.
Hybrid Bonding은 HBM4에 바로 적용되는가?
초기에는 HBM4부터 Hybrid Bonding이 빠르게 적용될 것이라는 전망이 많았다.
하지만 2026년 상황은 조금 달라졌다.
HBM4는 여전히 기존 Micro-bump와 TCB 기술을 중심으로 생산되고 있다.
또한 HBM 전체 패키지 두께 제한이 기존보다 완화되면서 제조업체들이 Hybrid Bonding을 즉시 도입해야 할 필요성도 일부 줄어들었다.
이에 따라 Hybrid Bonding의 본격적인 HBM 적용 시점은 HBM4E 또는 HBM5 방향으로 이동하고 있다.
특히 2026년 Hot Chips에서 SK hynix는 Hybrid Bonding 적용이 HBM4E보다 늦어질 가능성을 언급했으며 HBM5가 중요한 전환점이 될 가능성이 제기됐다.
이는 Hybrid Bonding 기술이 필요하지 않다는 의미가 아니다.
오히려 HBM 적층 수와 I/O 수가 계속 증가하면 결국 Micro-bump 방식만으로 해결하기 어려운 시점이 올 가능성이 높다.
HBM5에서는 왜 필요성이 다시 커질까?
향후 HBM은 16-High를 넘어 20-High 또는 더 높은 적층 구조로 발전할 가능성이 있다.
동시에 DRAM 내부 I/O 수도 증가한다.
이 상황에서 Micro-bump가 유지되면 다이 사이 접합층이 전체 HBM 높이에서 상당한 비중을 차지하게 된다.
Hybrid Bonding은 범프를 제거할 수 있기 때문에 Die-to-Die Gap을 줄이는 데 유리하다.
또한 더 많은 I/O를 같은 면적에 배치할 수 있다.
따라서 HBM5 이후에서는 다음과 같은 이유로 Hybrid Bonding의 필요성이 다시 높아질 수 있다.
더 높은 DRAM 적층 수
더 작은 Die-to-Die 간격
더 높은 I/O Density
더 낮은 인터커넥트 저항
더 높은 에너지 효율
더 나은 열전달 구조
5μm 이후에는 무엇이 기다리고 있는가?
Hybrid Bonding의 최종 목표가 5μm는 아니다.
이미 연구 수준에서는 훨씬 작은 인터커넥트 피치가 구현되고 있다.
2026년 imec과 EV Group은 200nm Cu Interconnect Pitch의 Wafer-to-Wafer Hybrid Bonding 기술을 발표했다.
CEA-Leti 역시 1μm급 Die-to-Wafer Hybrid Bonding 기술을 시연했다.
따라서 장기적으로는
10μm
→ 5μm
→ 3μm
→ 1μm
→ Sub-Micron
방향으로 인터커넥트가 계속 축소될 가능성이 있다.
문제는 패턴을 작게 만드는 것이 아니다.
수억 개의 인터커넥트를 대량 생산 환경에서 높은 수율로 동시에 접합하는 것이 진짜 기술적 과제다.
미세화될수록 소재가 더 중요해진다
인터커넥트 피치가 작아질수록 공정 허용오차도 작아진다.
그리고 공정 허용오차가 작아질수록 소재 자체의 품질이 중요해진다.
차세대 Hybrid Bonding에서는 다음과 같은 소재가 중요한 역할을 하게 된다.
고순도 Cu
Nanotwinned Cu
SiO₂
SiCN
CMP Slurry
Wet Cleaning Chemicals
Cu Passivation Materials
Temporary Bonding Materials
Wafer Carrier Materials
고평탄도 Silicon Wafer
고정밀 Glass Carrier
즉 Hybrid Bonding은 단순한 패키징 장비 기술이 아니다.
Wafer, Copper, Dielectric, Chemical, Slurry, Cleaning 및 Bonding Material이 함께 발전해야 하는 종합 반도체 소재 기술이다.
신뢰성 문제도 남아 있다
Cu-Cu Bonding을 성공적으로 만들었다고 해서 문제가 끝나는 것은 아니다.
AI 반도체는 높은 전류 밀도와 높은 온도에서 장시간 동작한다.
Cu 인터커넥트 크기가 작아질수록 Electromigration 문제가 더욱 중요해질 수 있다.
2026년 IBM의 Hybrid Bonding 연구에서도 고전류 조건에서 Cu Migration, Void 형성, Dielectric Breakdown과 같은 고장 메커니즘이 분석됐다.
특히 인터커넥트가 Sub-Micron 영역으로 축소될수록 국부적인 열과 전류 밀도가 신뢰성에 더 큰 영향을 줄 수 있다.
따라서 미래 Hybrid Bonding용 Cu 소재는 단순히 Bonding이 잘되는 것만으로 충분하지 않다.
수년간 높은 전류를 견딜 수 있는 장기 신뢰성도 확보해야 한다.
결론
AI 시대의 HBM 경쟁은 단순히 DRAM을 더 많이 쌓는 경쟁에서 인터커넥트를 얼마나 작고 얇고 안정적으로 만들 수 있는가의 경쟁으로 이동하고 있다.
기존 Micro-bump 기술은 HBM4와 일부 차세대 HBM에서도 계속 중요한 역할을 할 것이다.
그러나 HBM이 16-High, 20-High로 발전하고 I/O 밀도가 더욱 증가하면 Cu-Cu Hybrid Bonding의 필요성은 다시 커질 가능성이 높다.
5μm는 이러한 변화에서 중요한 기술적 경계 중 하나다.
하지만 5μm Hybrid Bonding을 구현하기 위해서는 단순히 Cu Pad를 작게 만드는 것만으로는 충분하지 않다.
고순도 Cu와 Nanotwinned Cu,
SiO₂와 SiCN 절연층,
초정밀 CMP,
Particle-Free Cleaning,
Cu 표면 Passivation,
정밀 Wafer 및 Die Alignment,
낮은 Bow와 Warp,
그리고 장기 Electromigration 신뢰성이 모두 필요하다.
결국 HBM의 다음 경쟁은 메모리 셀만의 경쟁이 아니다.
수 μm 크기의 Cu 패드와 그 주변을 구성하는 소재 하나하나가 AI 반도체의 성능과 수율을 결정하는 시대가 오고 있다.
Cu-Cu Hybrid Bonding이 중요한 이유도 바로 여기에 있다.