양자컴퓨터의 성능을 높이려면 큐비트 수를 늘리는 것뿐 아니라 각 큐비트가 동일한 조건에서 안정적으로 동작하도록 만들어야 한다. 실리콘 스핀 큐비트는 기존 CMOS 공정과의 호환성, 작은 소자 크기, 긴 결맞음 시간 및 300mm 제조기술 활용 가능성 때문에 유력한 양자 반도체 플랫폼으로 평가된다.
그러나 일반적인 실리콘 웨이퍼를 그대로 사용하면 자연계에 존재하는 자성 동위원소인 ²⁹Si가 전자 스핀과 상호작용한다. 이 핵스핀 환경은 큐비트의 공명주파수를 흔들고 위상 정보를 잃게 만드는 잡음원이 될 수 있다.
이 문제를 줄이기 위해 핵스핀이 없는 ²⁸Si를 고순도로 농축한 에피택시층과 SiGe 장벽을 결합한 ²⁸Si/SiGe 헤테로구조가 사용된다. 하지만 잔류 ²⁹Si 농도만 낮춘다고 해서 자동으로 고성능 양자 웨이퍼가 완성되는 것은 아니다.
SiGe 완화 버퍼층의 전위, 양자우물 두께, Si와 Ge의 원자 단위 조성 변화, 계면 거칠기, 산화막 트랩, 전하 잡음과 웨이퍼 내 균일도가 실제 큐비트의 성능과 수율을 함께 결정한다.
왜 ²⁸Si가 양자 반도체에 필요한가?
천연 실리콘은 대략 다음 세 가지 안정 동위원소로 구성된다.
| 실리콘 동위원소 | 천연 존재비 | 핵스핀 |
|---|---|---|
| ²⁸Si | 약 92.2% | 0 |
| ²⁹Si | 약 4.7% | 1/2 |
| ³⁰Si | 약 3.1% | 0 |
²⁸Si와 ³⁰Si는 핵스핀이 없지만 ²⁹Si는 1/2의 핵스핀을 가진다. 양자점 안의 전자 스핀은 주변 ²⁹Si 핵스핀과 초미세 상호작용을 일으킬 수 있다.
각 핵스핀의 방향이 시간에 따라 변하면 전자가 느끼는 유효 자기장도 미세하게 달라진다. 그 결과 서로 동일하게 제작한 큐비트라도 공명주파수가 달라지고 자유 유도 감쇠시간인 T₂*가 짧아질 수 있다.
동위원소 농축은 ²⁹Si의 농도를 수백 ppm, 수십 ppm 또는 그 이하로 낮춰 전자 스핀 주변의 핵스핀 밀도를 줄이는 방법이다. 미국 국립표준기술연구소는 ²⁹Si 농도가 1ppm보다 낮은 수준까지 제어된 ²⁸Si 에피택시 박막 성장도 보고했다.
다만 필요한 동위원소 순도는 소자 구조와 목표 오류율에 따라 달라진다. 높은 ²⁸Si 순도는 중요한 조건이지만 무조건 가장 높은 순도의 소재가 전체 소자 성능을 보장하는 것은 아니다.
²⁸Si/SiGe 헤테로구조는 어떻게 구성되는가?
전자 스핀 큐비트용 ²⁸Si/SiGe 웨이퍼는 일반적으로 다음과 같은 적층 구조를 갖는다.
- (001) 방향 실리콘 기판
- Ge 조성이 점진적으로 증가하는 SiGe 완화 버퍼층
- 일정한 Ge 조성을 가진 완화 SiGe 가상기판
- 인장 변형된 ²⁸Si 양자우물
- 상부 SiGe 장벽층
- 얇은 실리콘 캡 또는 표면 종단층
- SiOₓ, Al₂O₃ 등 게이트 절연막
- 금속 게이트와 양자점 제어 전극
SiGe는 실리콘보다 격자상수가 크다. 완화된 SiGe 위에 얇은 ²⁸Si층을 성장하면 ²⁸Si 양자우물에 인장 변형이 형성된다.
Si와 SiGe 사이의 전도대 오프셋은 전자를 ²⁸Si 양자우물 내부에 가두는 역할을 한다. 상부 금속 게이트에 전압을 인가하면 양자우물 안에서 전자의 위치와 개수를 제어해 단일전자 양자점 또는 다중 양자점 배열을 만들 수 있다.
대표적인 전자 큐비트용 구조에서는 약 30%의 Ge를 포함한 Si₀.₇Ge₀.₃ 장벽과 수 나노미터에서 10나노미터 전후의 ²⁸Si 양자우물이 사용된다. 그러나 적합한 두께와 Ge 조성은 목표 이동도, 변형, 계면 품질, 계곡 분리 에너지와 게이트 구조에 따라 달라진다.
동위원소 순도는 어떻게 표시해야 하는가?
²⁸Si 소재를 비교할 때는 “고순도 실리콘”과 “동위원소 정제 실리콘”을 구분해야 한다.
일반적인 반도체급 순도는 금속, 탄소, 산소와 같은 화학적 불순물의 농도를 의미한다. 동위원소 순도는 전체 실리콘 원자 가운데 ²⁸Si, ²⁹Si와 ³⁰Si가 각각 차지하는 비율을 의미한다.
따라서 다음과 같은 두 종류의 데이터가 모두 필요하다.
- 화학적 순도와 불순물 농도
- ²⁸Si 농축도와 잔류 ²⁹Si 농도
예를 들어 ²⁸Si 순도가 99.99%라고 표시돼도 나머지 동위원소 가운데 ²⁹Si와 ³⁰Si의 비율이 어떻게 구성되는지 확인해야 한다. 양자 결맞음에 직접적인 영향을 주는 것은 주로 핵스핀을 가진 ²⁹Si이기 때문이다.
또한 원료인 ²⁸SiH₄ 가스의 동위원소 순도와 실제 성장된 양자우물의 잔류 ²⁹Si 농도는 다를 수 있다. 성장 챔버의 기억 효과, 배관 내부 잔류물, 초기 성장 구간의 혼합 및 자연 동위원소 조성의 SiGe층으로부터 발생하는 계면 혼합이 영향을 줄 수 있다.
구매사양에는 다음 값을 구분해 요청하는 것이 좋다.
- ²⁸Si 원료가스의 동위원소 순도
- 성장된 양자우물 내부의 평균 ²⁹Si 농도
- 깊이 방향 ²⁹Si 농도 분포
- 중심과 가장자리의 동위원소 농도 균일도
- 양자우물과 SiGe 장벽 계면의 동위원소 혼합 폭
- 분석방법과 검출한계
핵스핀 잡음만 제거하면 충분한가?
잔류 ²⁹Si가 많은 소재에서는 핵스핀 잡음이 스핀 결맞음을 제한할 수 있다. 그러나 ²⁹Si 농도를 충분히 낮추면 다른 잡음원이 상대적으로 더 중요해진다.
주요 잡음원은 다음과 같다.
- 반도체와 절연막 계면의 전하 트랩
- SiGe 장벽 내부의 불순물
- 금속 게이트 주변의 전하 이동
- 완화 버퍼층의 관통전위와 오정합전위
- Si와 Ge의 원자 단위 조성 변동
- 양자우물 계면의 거칠기와 확산
- 미세자석의 자성 잡음
- 전원과 제어배선에서 유입되는 전기적 잡음
- 잔류 ²⁹Si와 ⁷³Ge의 핵스핀
따라서 동위원소 순도가 일정 수준 이상 높아진 뒤에는 전하 잡음, 계면 품질과 소자 공정이 결맞음 시간을 제한할 가능성이 커진다.
양자 반도체용 소재 평가에서는 ²⁹Si 농도만 낮은 웨이퍼보다 낮은 전하 잡음, 낮은 무질서도, 충분한 계곡 분리 에너지와 우수한 웨이퍼 균일성을 함께 갖춘 구조가 더 중요할 수 있다.
SiGe 완화 버퍼층과 전위 결함
실리콘 기판 위에 일정한 Ge 조성의 SiGe를 바로 두껍게 성장하면 격자 불일치에 의한 큰 응력이 발생한다. 이 응력을 줄이기 위해 Ge 조성을 깊이에 따라 점진적으로 증가시키는 조성 경사 버퍼층이 사용된다.
버퍼층이 완화되는 과정에서는 오정합전위가 형성될 수 있다. 일부 전위가 표면 방향으로 전파되면 관통전위가 되어 양자우물까지 영향을 줄 수 있다.
전위와 변형 불균일은 다음과 같은 문제를 일으킬 수 있다.
- 전자의 산란 증가
- 저온 이동도 감소
- 양자점 위치별 퍼텐셜 변동
- 국부 전하 트랩 형성
- 웨이퍼 표면의 크로스해치 형상
- 큐비트 공명주파수 편차
- 전하 잡음과 소자 수율 저하
버퍼층의 두께를 늘리거나 화학기계연마를 적용하면 표면 품질을 개선할 수 있지만 공정시간과 비용이 증가한다. 버퍼층 설계에서는 Ge 조성 변화율, 성장온도, 열처리, 전위 필터링 구조와 표면 평탄화를 함께 최적화해야 한다.
양자우물 두께가 중요한 이유
²⁸Si 양자우물은 충분히 얇아야 SiGe 가상기판의 격자에 맞춰 탄성 변형 상태를 유지할 수 있다. 임계 두께를 초과하면 오정합전위가 형성되면서 결정 품질이 저하될 수 있다.
연구에서는 약 9nm 수준의 양자우물보다 약 5nm의 얇은 양자우물에서 변형 완화에 따른 오정합전위를 억제하고 전하 잡음을 낮춘 결과도 보고됐다.
그러나 양자우물이 지나치게 얇으면 전자 파동함수가 위아래 계면의 영향을 더 강하게 받을 수 있다. 계면 거칠기와 Ge 원자의 확산이 산란과 계곡 분리 에너지에 미치는 영향도 커질 수 있다.
따라서 양자우물 두께는 단순히 얇을수록 좋은 것이 아니다. 다음 조건 사이에서 균형을 찾아야 한다.
- 변형 유지와 전위 억제
- 전자 파동함수의 구속
- 계면 거칠기에 대한 민감도
- 계곡 분리 에너지
- 이동도와 저밀도 전도 특성
- 웨이퍼 내 두께 균일도
평균 두께만 표시하기보다 웨이퍼 중심, 중간과 가장자리의 두께 분포를 함께 제공해야 한다.
계면 거칠기와 원자 단위 조성 변화
Si/SiGe 계면은 원자 수준에서 완전히 평평한 경계가 아니다. 단원자 스텝, Si와 Ge의 상호 확산, Ge 농도 기울기 및 국부적인 합금 조성 변화가 존재할 수 있다.
이러한 변화는 양자점이 형성되는 퍼텐셜과 계곡 분리 에너지에 영향을 준다.
실리콘 전도대에는 에너지가 비슷한 계곡 상태가 존재한다. 양자점에서 두 계곡 사이의 에너지 차이가 충분하지 않거나 위치마다 크게 달라지면 스핀 상태와 계곡 상태가 혼합될 수 있다.
그 결과 다음과 같은 문제가 나타날 수 있다.
- 큐비트 누설 상태 증가
- 초기화와 판독 오류
- 스핀 이완 증가
- 공명주파수 불균일
- 동일 게이트 전압에서의 동작점 편차
- 큐비트 배열의 보정 복잡성 증가
Si와 Ge 원자의 무작위적인 합금 분포만으로도 계곡 분리 에너지가 소자마다 크게 달라질 수 있다는 연구 결과가 보고됐다. 따라서 계면의 평균 거칠기뿐 아니라 계면 혼합 폭과 국부 조성 변화도 평가해야 한다.
계면 품질 평가 방법
| 평가 항목 | 주요 측정 방법 | 확인 가능한 정보 |
|---|---|---|
| 양자우물 두께 | 고분해능 X선 회절, 투과전자현미경 | 평균 두께, 변형, 층 구조 |
| Ge 조성 | X선 회절, 이차이온질량분석 | SiGe 조성 및 깊이 분포 |
| 계면 혼합 폭 | 원자 탐침 단층촬영, 주사투과전자현미경 | 원자 단위 Si·Ge 분포 |
| 표면 거칠기 | 원자힘현미경 | 평균 거칠기와 크로스해치 |
| 전위 밀도 | 전자 채널링 대비 영상, X선 토포그래피, 투과전자현미경 | 관통전위와 결함 분포 |
| 동위원소 농도 | 동적 이차이온질량분석, 원자 탐침 단층촬영 | 잔류 ²⁹Si 및 동위원소 분포 |
| 화학 불순물 | 이차이온질량분석, 원자 탐침 단층촬영 | C, O, B, P 및 금속 오염 |
| 변형 분포 | 고분해능 X선 회절, 라만 분광 | 양자우물 변형과 균일도 |
동위원소 농도가 수십 ppm 이하로 내려가면 분석장비의 검출한계와 질량 피크 분리가 중요해진다. 공급업체가 제시한 값에는 사용한 분석방법, 표준물질, 깊이 분해능과 검출한계가 포함돼야 한다.
이동도만으로 양자 웨이퍼를 평가할 수 없는 이유
낮은 온도에서 측정한 전자 이동도는 결정 품질과 산란을 평가하는 중요한 지표다. 그러나 높은 전하 운반자 농도에서 측정한 최고 이동도만으로 양자점 주변의 무질서도를 판단하기는 어렵다.
양자점은 매우 낮은 전자 밀도에서 동작한다. 높은 밀도에서는 전자에 의해 불순물 퍼텐셜이 가려질 수 있지만 낮은 밀도에서는 작은 결함과 전하 트랩도 큰 영향을 줄 수 있다.
따라서 다음 지표를 함께 확인하는 것이 좋다.
- 저온 전자 이동도
- 측정 온도와 전자 밀도
- 임계 전하 운반자 농도
- 퍼콜레이션 밀도
- 양자 이동도와 산란시간
- 문턱전압 분포
- 게이트 히스테리시스
- 저주파 전하 잡음
- 계곡 분리 에너지
- 양자점 형성 성공률
퍼콜레이션 밀도가 낮다는 것은 낮은 전자 밀도에서도 전류 경로가 끊기지 않고 비교적 균일하게 형성된다는 의미다. 따라서 양자점이 동작하는 저밀도 영역의 무질서도를 비교하는 데 유용하다.
전하 잡음은 어디에서 발생하는가?
²⁸Si/SiGe 양자우물은 표면보다 아래에 위치하지만 상부 게이트와 절연막에서 발생하는 전기장 변동의 영향을 받을 수 있다.
전하 잡음의 원인에는 다음이 포함된다.
- SiGe와 산화막 사이의 계면 트랩
- Al₂O₃ 등 게이트 절연막 내부 결함
- 금속 게이트와 절연막 계면
- Si 캡의 산화 상태
- Ge 편석과 표면 조성 변화
- 에피택시층 내부의 잔류 탄소와 산소
- 버퍼층의 전위 주변 전하 상태
전하 잡음은 일반적으로 특정 주파수에서의 에너지 잡음 스펙트럼 밀도 또는 전압 잡음으로 표시한다. 측정 온도, 주파수, 게이트 레버암과 양자점 동작점에 따라 값이 달라지므로 숫자만 직접 비교해서는 안 된다.
동일한 조건에서 여러 소자와 여러 웨이퍼 위치를 측정해 평균값, 중앙값, 표준편차와 이상값 비율을 함께 확인하는 것이 중요하다.
⁷³Ge 핵스핀도 고려해야 하는가?
자연 Ge에는 핵스핀을 가진 ⁷³Ge가 포함된다. 전자 파동함수가 대부분 ²⁸Si 양자우물 내부에 제한돼 있다면 SiGe 장벽의 ⁷³Ge 영향은 상대적으로 작을 수 있다.
실제로 잔류 ²⁹Si가 약 60ppm인 일부 ²⁸Si/SiGe 소자에서는 자연 존재비의 ⁷³Ge가 주된 결맞음 제한요인으로 나타나지 않았다는 연구도 있다. 그러나 양자우물 두께, 장벽 조성, 계면 확산과 파동함수 침투 정도가 달라지면 결과가 달라질 수 있다.
2026년에는 핵스핀을 가진 ²⁹Si와 ⁷³Ge를 모두 줄인 ⁷⁰Ge/²⁸Si⁷⁰Ge 양자우물 헤테로구조가 보고됐다. 이는 전자 스핀 큐비트용 ²⁸Si/SiGe뿐 아니라 정공 스핀 큐비트용 Ge/SiGe에서도 동위원소 엔지니어링이 중요해지고 있음을 보여준다.
다만 ⁷⁰Ge/²⁸Si⁷⁰Ge는 Ge 양자우물에 정공을 가두는 구조로, 전자가 ²⁸Si 양자우물에 갇히는 일반적인 ²⁸Si/SiGe 구조와 구분해야 한다.
100mm에서 300mm로 확대할 때의 과제
소형 웨이퍼에서 우수한 이동도와 낮은 전하 잡음을 얻는 것과 300mm 전체에서 동일한 특성을 구현하는 것은 다른 문제다.
대구경화 과정에서는 다음 항목의 위치별 편차가 커질 수 있다.
- ²⁸Si 양자우물 두께
- Ge 조성과 변형
- 잔류 ²⁹Si 농도
- 에피택시 성장률
- 버퍼층 완화율
- 관통전위 밀도
- 표면 거칠기
- 문턱전압
- 이동도와 퍼콜레이션 밀도
- 양자점 형성 전압
- 계곡 분리 에너지
- 전하 잡음
2024년에는 300mm Si/Si₀.₇Ge₀.₃ 웨이퍼에 제작된 수백 개의 스핀 큐비트 시험구조를 약 1.6K에서 자동 측정하는 극저온 웨이퍼 프로빙 기술이 보고됐다.
이러한 방식은 몇 개의 다이만 절단해 평가하는 대신 웨이퍼 전체에서 단일전자 전이, 문턱전압, 균일도와 공정 변동을 확인할 수 있게 한다.
2025년에는 산업용 공정과 호환되는 실리콘 스핀 큐비트 단위셀에서 99% 이상의 게이트 충실도가 보고됐다. 해당 공정에는 잔류 ²⁹Si 농도가 약 400ppm인 동위원소 농축 실리콘층이 사용됐다.
이는 항상 가장 낮은 ²⁹Si 농도만 추구하기보다 에피택시, 게이트 패터닝, 전하 잡음, 소자 구조와 보정기술을 함께 최적화해야 한다는 점을 보여준다.
웨이퍼 균일도는 어떻게 표시해야 하는가?
양자 반도체용 웨이퍼에서는 평균값만으로 품질을 판단하기 어렵다. 소수의 결함 위치가 대규모 큐비트 배열의 수율을 제한할 수 있기 때문이다.
권장되는 데이터 형식은 다음과 같다.
- 웨이퍼 중심·중간·가장자리 측정
- 최소 9점 또는 다점 두께 지도
- 전체 웨이퍼 Ge 조성 지도
- 표면 거칠기와 크로스해치 지도
- X선 로킹 커브 위치별 결과
- 전위와 결함 위치 지도
- 저온 홀 측정 위치별 분포
- 퍼콜레이션 밀도의 평균과 편차
- 문턱전압과 누설전류 지도
- 극저온 양자점 형성 성공률
- 가장자리 제외 영역의 별도 규정
- 웨이퍼 간 및 로트 간 반복성
300mm 연구 및 제조에서는 웨이퍼 한 장의 균일도뿐 아니라 여러 성장 로트에서 동일한 결과가 반복되는지가 중요하다.
²⁸Si/SiGe와 ²⁸Si 금속산화막 구조 비교
실리콘 스핀 큐비트에는 대표적으로 ²⁸Si/SiGe 양자우물과 ²⁸Si 금속산화막 구조가 사용된다.
| 비교 항목 | ²⁸Si/SiGe | ²⁸Si 금속산화막 구조 |
|---|---|---|
| 전자 위치 | 매립된 변형 ²⁸Si 양자우물 | Si/산화막 계면 |
| 주요 장점 | 높은 이동도, 표면 계면과의 거리 확보 | CMOS 공정과 직접적인 호환성 |
| 주요 결함 | SiGe 버퍼 전위, 합금 무질서, 계면 확산 | 산화막 트랩, 계면 거칠기 |
| 계곡 분리 | 계면과 SiGe 조성에 민감 | 강한 수직 전계로 커질 수 있음 |
| 에피택시 요구 | 다층 SiGe 및 ²⁸Si 성장 필요 | 고품질 ²⁸Si와 산화막 계면 필요 |
| 균일도 과제 | 양자우물과 Ge 조성 균일도 | 산화막과 게이트 공정 균일도 |
어느 구조가 항상 우수하다고 단정할 수는 없다. 목표 큐비트 구조, 게이트 적층, 제어 방식, 제조장비와 소자 확장 전략에 따라 선택해야 한다.
구매 및 기술 문의 시 확인할 사양
²⁸Si/SiGe 헤테로구조를 문의할 때는 다음 항목을 구체적으로 작성하는 것이 좋다.
- 기판 직경: 100mm, 200mm 또는 300mm
- 기판 방향: 일반적으로 Si (001)
- 기판 두께와 허용오차
- 총두께변화, 휨과 뒤틀림
- SiGe 버퍼층 총두께
- Ge 조성 경사 구조
- 완화 SiGe 가상기판의 Ge 조성
- 완화율과 잔류 변형
- 관통전위 밀도
- 크로스해치와 표면 거칠기
- ²⁸Si 양자우물 목표 두께
- 양자우물 두께 균일도
- ²⁸Si 동위원소 농축도
- 잔류 ²⁹Si 농도와 측정방법
- 상부·하부 SiGe 장벽 두께
- 장벽층 Ge 조성
- 계면 혼합 폭과 Ge 편석
- Si 캡 또는 표면 종단 구조
- 의도적 도핑 여부
- 탄소, 산소, 붕소와 인의 농도
- 저온 이동도와 측정 전자 밀도
- 퍼콜레이션 밀도
- 양자 이동도 또는 산란시간
- 게이트 절연막 제공 여부
- 웨이퍼 전체 지도와 로트 반복성
- 세정, 포장과 보관 조건
“99.99% ²⁸Si”라는 한 가지 수치만으로 제품을 선택해서는 안 된다. 실제 양자우물의 잔류 ²⁹Si 농도, 계면 혼합, 전위와 저온 전도 특성을 함께 확인해야 한다.
권장 검사와 성적서
| 검사 항목 | 권장 데이터 |
|---|---|
| 동위원소 조성 | ²⁸Si·²⁹Si·³⁰Si 비율과 깊이 분포 |
| 에피택시 구조 | 각 층의 두께, Ge 조성, 변형과 완화율 |
| 결정 결함 | 전위 밀도와 전체 웨이퍼 결함 지도 |
| 표면 | 평균 거칠기, 최대 높이, 크로스해치 |
| 계면 | Si/SiGe 계면 폭과 Ge 편석 |
| 화학 순도 | C, O, B, P 및 금속 오염 |
| 전기 특성 | 저온 이동도, 전자 밀도, 퍼콜레이션 밀도 |
| 균일도 | 중심·중간·가장자리 및 웨이퍼 지도 |
| 기하학 | 두께, 총두께변화, 휨과 뒤틀림 |
| 반복성 | 웨이퍼 간 및 성장 로트 간 통계 |
자주 묻는 질문
1. ²⁸Si 순도는 높을수록 무조건 좋은가?
잔류 ²⁹Si가 줄어들면 핵스핀 잡음을 낮추는 데 도움이 된다. 그러나 일정 수준 이하에서는 전하 잡음, 계면 결함과 제어회로 잡음이 성능을 제한할 수 있다. 목표 큐비트 구조와 전체 공정에 맞는 순도를 선택해야 한다.
2. 99.99% ²⁸Si는 ²⁹Si가 정확히 100ppm이라는 의미인가?
반드시 그렇지는 않다. 나머지 0.01%에는 ²⁹Si와 ³⁰Si가 함께 포함될 수 있다. 따라서 ²⁸Si 농축도와 잔류 ²⁹Si 농도를 각각 요청해야 한다.
3. 왜 순수 ²⁸Si 벌크 웨이퍼 대신 ²⁸Si 에피택시층을 사용하는가?
큐비트가 존재하는 얇은 활성 영역만 동위원소 정제하면 고가의 농축 원료 사용량을 줄일 수 있다. SiGe 장벽을 이용하면 전자를 ²⁸Si 양자우물 내부에 가둘 수도 있다.
4. 이동도가 가장 높은 웨이퍼가 양자점에도 가장 좋은가?
반드시 그렇지는 않다. 높은 전자 밀도에서 측정한 이동도는 저밀도 무질서와 국부 전하 잡음을 충분히 반영하지 못할 수 있다. 퍼콜레이션 밀도, 전하 잡음과 양자점 형성 수율도 함께 확인해야 한다.
5. 계면 거칠기는 평균 거칠기만 측정하면 되는가?
표면 원자힘현미경 측정만으로 매립된 Si/SiGe 계면을 완전히 평가할 수 없다. 투과전자현미경, 원자 탐침 단층촬영, X선 회절과 깊이 방향 조성분석을 함께 사용해야 한다.
6. 300mm ²⁸Si/SiGe 웨이퍼는 이미 양산 가능한가?
300mm CMOS 호환 공정과 전체 웨이퍼 극저온 측정은 이미 시연됐지만 일반 실리콘 웨이퍼와 같은 공급망 성숙도에 도달했다고 보기는 어렵다. 동위원소 원료, 에피택시 장비, 극저온 검사와 수율 관리가 추가로 필요하다.
7. 천연 Ge의 ⁷³Ge도 반드시 제거해야 하는가?
전자 파동함수가 ²⁸Si 양자우물에 충분히 제한된 일부 구조에서는 ⁷³Ge가 주된 잡음원이 아닐 수 있다. 그러나 계면 혼합과 장벽 침투가 커지거나 Ge 정공 큐비트를 사용할 경우에는 ⁷³Ge 제거가 중요해질 수 있다.
결론
동위원소 정제 ²⁸Si/SiGe 헤테로구조는 핵스핀 잡음을 줄이면서 기존 실리콘 제조기술을 활용할 수 있는 중요한 양자 반도체 플랫폼이다.
그러나 양자급 웨이퍼의 품질은 ²⁸Si 순도 하나로 결정되지 않는다. SiGe 완화 버퍼층의 전위, ²⁸Si 양자우물 두께, Si와 Ge의 원자 단위 혼합, 계면 거칠기, 퍼콜레이션 밀도, 계곡 분리 에너지와 전하 잡음이 함께 큐비트 성능을 결정한다.
100mm에서 300mm로 확대할수록 최고의 개별 소자보다 웨이퍼 전체의 분포와 반복성이 중요해진다. 평균 이동도와 평균 동위원소 농도만 제시하는 방식에서 벗어나 결함 지도, 저온 전기특성, 양자점 형성 수율과 로트 간 통계를 함께 관리해야 한다.
앞으로 ²⁸Si/SiGe 소재 경쟁력은 가장 높은 동위원소 순도를 달성하는 것만이 아니라 제한된 고순도 원료를 효율적으로 사용하면서 대구경 웨이퍼 전체에 균일한 양자우물과 낮은 무질서 환경을 반복적으로 형성하는 능력에 달려 있다.